半导体常用英文术语大全

FEOL – Front-End-Of-Line

前段（器件层）

Active Area

有源区

Isolation

隔离区

STI – Shallow Trench Isolation

浅沟槽隔离

LOCOS – Local Oxidation of Silicon

局部氧化硅

Well Implant

井注入

Channel Engineering

沟道工程

Gate Stack

栅叠层结构

High-k Dielectric

高介电常数材料

Metal Gate

金属栅

FinFET

鳍式场效应晶体管

GAA – Gate All Around

全环绕栅

Nanowire / Nanosheet

纳米线 / 纳米片

Junction Formation

结区形成

Halo Implant

光晕注入

Extension Implant

扩散注入

Spacer Formation

侧墙形成

Silicidation

硅化

Threshold Voltage (Vth) Tuning

阈值电压调节

Epitaxy (Epi)

外延生长

Selective Epitaxy

选择性外延

RMG – Replacement Metal Gate

替换金属栅

Dopant Activation

掺杂活化

RTA – Rapid Thermal Anneal

快速热退火

Oxidation / Thermal Growth

热氧化

Metrology

工艺量测

BEOL – Back-End-Of-Line

中后段（互连层）

Interconnect

互连结构

Low-k Dielectric

低介电常数材料

Ultra Low-k (ULK)

超低k材料

Dual Damascene

双镶嵌工艺

Via

通孔

Metal Layer (M1, M2…)

金属层

Barrier Layer

阻挡层

Seed Layer

种子层

Copper Electroplating

铜电镀

CMP – Chemical Mechanical Planarization

化学机械抛光

Line Resistance

线阻

Contact Resistance

接触电阻

Etch Back

回刻

Hard Mask

硬掩模

ILD – Interlayer Dielectric

层间介电层

Passivation Layer

钝化层

Pad Opening

焊盘开口

RDL – Redistribution Layer

重布线层（常用于FO/WLP）

TDDB – Time Dependent Dielectric Breakdown

介电层击穿寿命

EM – Electromigration

迁移疲劳

BTI – Bias Temperature Instability

偏压温度不稳定性

PVD – Physical Vapor Deposition

物理气相沉积

CVD – Chemical Vapor Deposition

化学气相沉积

ALD – Atomic Layer Deposition

原子层沉积

PECVD

等离子增强CVD

LPCVD

低压CVD

Sputtering

溅射

RIE – Reactive Ion Etching

反应离子刻蚀

ICP – Inductively Coupled Plasma

感应耦合等离子体

Ashing

干法去胶

PR Strip

光刻胶去除

Bench Clean

湿法清洗工段

SC-1, SC-2

RCA清洗液

DI Water

去离子水

Wafer Bonding

晶圆键合

Vacuum Chuck

真空吸盘

Overlay

叠加量测

CD-SEM

线宽扫描电镜

Die Attach

芯片贴片

Die Pick & Place

拾取与贴装

Wire Bonding

金线键合

Ball Bonding

球焊键合

Wedge Bonding

楔焊键合

Flip Chip Bonding

倒装键合

Reflow

回流焊

Underfill

底填

Molding / Encapsulation

模封

Mold Compound

模封料

Laser Marking

激光打标

Package Singulation

切割分离

Solder Ball Placement

焊球植球

Lid Attach / Heat Spreader Attach

盖板/散热器贴装

WLP – Wafer Level Packaging

晶圆级封装

WLCSP – Wafer Level Chip Scale Package

晶圆级芯片封装

Fan-in / Fan-out WLP

扇入 / 扇出型封装

FOWLP – Fan-Out Wafer Level Package

扇出晶圆级封装

RDL – Redistribution Layer

重布线

Interposer

中介层

CoWoS

Chip on Wafer on Substrate

InFO

Integrated Fan-Out

SoIC

System on Integrated Chips

Hybrid Bonding

混合键合

TSV – Through Silicon Via

硅通孔

CU-Pillar

铜柱

Micro-bump

微凸块

HBM – High Bandwidth Memory

高频宽内存（多用2.5D）

Warpage

翘曲

Die Shift

芯片位移

Molding Void

模封空洞

Substrate

封装基板

BT Substrate

BT树脂基板

ABF – Ajinomoto Build-up Film

ABF基材

Epoxy

环氧胶

Solder Ball

焊球

Copper Pillar

铜柱

Polyimide (PI)

聚酰亚胺

Underfill Resin

底填树脂

Thermal Interface Material (TIM)

热界面材料

Flux

助焊剂

Wafer Sort / CP – Chip Probe

晶圆测试

Probe Card

探针卡

Prober

探针台

Needle Contact

探针接触

Contact Resistance (Cres)

接触电阻

Parametric Test

参数测试

Functional Test

功能测试

Leakage Test

漏电测试

IV Curve

电流-电压曲线

Shmoo Plot

Shmoo 图

Bin Map

良品图

Test Limit

测试限值

DUT – Device Under Test

被测器件

ATE – Automatic Test Equipment

自动测试设备

Handler

上下料机

Test Program

测试程序

Loadboard

载板

Test Coverage

测试覆盖率

Burn-in

老化测试

HTOL – High Temperature Operating Life

高温寿命测试

ESD Test

静电测试

Latch-up

闩锁测试

Speed Binning

分速等级

Functional Binning

功能分档

Yield

良率

DPPM

百万不良率

Outlier

异常点

Data Log

数据日志

Yield Trend

良率趋势

Failure Analysis (FA)

失效分析

Return Rate

退件率

DOE – Design of Experiments

实验设计

Correlation Study

相关性分析

Limit Setting

测试限设